7月31日，派恩杰半导体官微宣布全国首发碳化硅铜互连封装工艺，该方案从晶圆级顶部厚铜工艺延伸到模块级互连，涉及材料、工艺到封装各环节。
随着碳化硅功率器件向更高结温、更高电流密度和更薄芯片方向发展，封装互连环节正成为制约器件可靠性的关键瓶颈。传统铝互连体系因热膨胀系数与碳化硅存在约5倍差异，在长期温度循环中易导致键合疲劳、金属层开裂等失效模式，这一问题在薄芯片设计中尤为突出。
铜互连：从材料替换到架构升级
铜的热膨胀系数约为16至17ppm/℃，虽仍高于碳化硅的4.0至4.5 ppm/℃，但较铝的22至24ppm/℃已大幅缩小差距，界面热应力显著降低。同时铜具有更高的导电率和导热率，可优化电流分布、加快热扩散并降低寄生电感，有助于改善碳化硅器件高频开关性能。
在具体技术路线上，派恩杰采用顶部厚铜工艺，在晶圆后道制造阶段直接在芯片顶部形成厚铜金属化层，而非传统铝金属化。这一方案省去了后续制备过渡金属化层和烧结等中间工序，消除了异质材料界面，将多步流程简化为一步。基于该工艺，芯片顶部与铜键合线形成同质材料连接，改善了CTE匹配性，并优化了芯片表面的热扩散能力，有利于延缓封装材料老化、降低模块热阻。
派恩杰的铜互连工艺平台建立于八英寸碳化硅晶圆之上。相比行业主流的六英寸平台，八英寸在面积效率、缺陷密度控制和厚铜工艺适配性方面具有优势，为铜互连的大规模量产提供了成本基础。
三重价值：电流密度、功率循环与安全裕量
在电流承载能力方面，厚铜层提供了更大的导电截面和更低的薄层电阻，使电流能够在芯片表面更均匀扩散，避免集中流经键合根部形成局部热点。基于该封装平台，芯片电流密度有望突破600A/cm²，可在相同芯片面积下承载更大功率，或在相同功率需求下缩小芯片面积。
功率循环寿命方面，铜互连因CTE更接近碳化硅、机械强度更高，在反复温度循环中表现出更低的参数漂移。对于新能源汽车等车规级应用而言，这直接对应着更长的模块使用寿命和更低的维护成本。
在故障工况承受能力上，铜互连通过优化顶部结构提高了芯片表面的热扩散能力和热容量，使瞬态大电流产生的热量能够更快扩散，避免局部热点过早触发热破坏。更高的浪涌和短路承受能力为系统安全提供了更大的容错窗口。
面向嵌入式PCB封装的前瞻布局
此外，铜互连也是功率模块向嵌入式PCB封装演进的技术前提。当芯片被嵌入PCB内部后，传统键合线结构不再适用，需要通过铜填充过孔、铜柱或铜夹片等铜基互连结构与电路层直接连接。芯片顶部若仍为铝金属化，将面临铝铜异质界面的CTE失配和电化学腐蚀风险。派恩杰的顶部厚铜工艺使芯片顶部直接为铜层，可与PCB铜电路形成同质连接。
围绕碳化硅器件的封装需求，派恩杰的先进封装方案涉及三个维度：顶部散热模块实现双面散热架构；铜互连覆盖从晶圆级厚铜工艺到模块级铜线键合的全链路；BGBM背面金属化工艺确保芯片与基板之间底部互连的低热阻和高可靠性。三者协同，形成从芯片正面、背面到模块散热的完整闭环。
当前，铜前金属化和铜键合工艺已被国际头部功率半导体企业定义为下一代车规级模块的标配。派恩杰此次发布的碳化硅铜互连封装工艺，已在晶圆级厚铜金属化阶段完成工艺开发，正在推进模块级验证和客户导入。
（集邦化合物半导体整理）
更多SiC和GaN的市场资讯，请关注微信公众账号：集邦化合物半导体。